RISC-V 学习路线：从嵌入式应用到系统与开源核
按嵌入式、系统软件、微架构三个方向整理 RISC-V 学习资源与分阶段实践目标。
技术手记
编程、硬件与技术学习笔记。
硬件
7 篇手记
RISC-V 学习笔记：RV32I 指令格式与常用指令
整理 RV32I 的指令编码、整数运算、分支跳转、返回地址预测和加载存储指令。
FPGA赛道突击（五）–使用xilinx vitis和vivado在pynq-z2开发板上部署神经网络加速器的全流程
前提与工具 开发板：PYNQ‑Z2（xc7z020clg484‑1），SD 卡镜像（PYNQ 官方 image 推荐使用与 Vivado/Vitis 版本匹配的镜像，例如 PYNQ v2.x/2.6/2.7；注意版本对应关系）。 主机：安装 Vivado + …
FPGA赛道突击（四）–HLS指令使用指南
写在前面 本文记录了HLS的所使用的大部分指令，参考UG1270，对每个指令进行讲解，并有相关示例。 内核优化 pragma HLS allocation 说明 指定实例限制以限制已实现内核中的资源分配。这定义并可…
FPGA赛道突击（三）-HLS编程学习笔记
一、使用HLS开发有别于C语言的经验及注意事项 1、编程注意事项 使用适合HLS的C++子集：并非所有C/C++语法都适合HLS。避免使用动态内存分配（如malloc、new）、递归函数、系统调用等。 数据类型…
FPGA赛道突击（一）-官方文档以及相关学习资源、网站链接
（一）GIT仓库项目 1、官方仓库 Vickyiii/fpgachina25-amd 2、相关项目 xddcore/OpenNNA: 一个开源的FPGA神经网络加速器。 xddcore/OpenNNA2.0: OpenNNA2.0，一个基于C语言(C99)的开源神经网络…
FPGA赛道突击（二）-如何快速入门HLS设计，掌握神经网络算法加速器设计任务
下面给你一套实用、可执行的快速入门路线和实战要点，帮助你尽快上手 HLS（High-Level Synthesis）设计，并能胜任神经网络（NN）加速器的设计任务。内容覆盖理论、工具、实战步骤、优化技巧、…